

日本国特許庁
JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日
Date of Application: 2003年12月18日


出願番号
Application Number: 特願2003-420838
[ST. 10/C]: [JP2003-420838]

出願人
Applicant(s): NECエレクトロニクス株式会社

2004年 1月13日

特許庁長官
Commissioner,
Japan Patent Office

今井 康



【書類名】 特許願
【整理番号】 74120132
【あて先】 特許庁長官殿
【国際特許分類】 H01L 21/768
【発明者】
 【住所又は居所】 神奈川県川崎市中原区下沼部 1 7 5 3 番地 N E C エレクトロニクス株式会社内
 【氏名】 宇佐美 達矢
【特許出願人】
 【識別番号】 302062931
 【氏名又は名称】 N E C エレクトロニクス株式会社
【代理人】
 【識別番号】 100109313
 【弁理士】
 【氏名又は名称】 机 昌彦
 【電話番号】 03-3454-1111
【選任した代理人】
 【識別番号】 100085268
 【弁理士】
 【氏名又は名称】 河合 信明
 【電話番号】 03-3454-1111
【選任した代理人】
 【識別番号】 100111637
 【弁理士】
 【氏名又は名称】 谷澤 靖久
 【電話番号】 03-3454-1111
【先の出願に基づく優先権主張】
 【出願番号】 特願2003- 24716
 【出願日】 平成15年 1月31日
【手数料の表示】
 【予納台帳番号】 191928
 【納付金額】 21,000円
【提出物件の目録】
 【物件名】 特許請求の範囲 1
 【物件名】 明細書 1
 【物件名】 図面 1
 【物件名】 要約書 1
 【包括委任状番号】 0215753

【書類名】特許請求の範囲

【請求項 1】

半導体基板を含んだ下地上に、Si-H結合を有する層間絶縁膜を有し、前記層間絶縁膜上にシリコン炭化窒化膜が形成されていることを特徴とする半導体装置。

【請求項 2】

半導体基板を含んだ下地上に、Si-H結合を有する層間絶縁膜を有し、前記層間絶縁膜に形成された溝内にCuを主たる構成元素とする導電膜が埋設され、前記導電膜上にシリコン炭化窒化膜が形成されていることを特徴とする半導体装置。

【請求項 3】

前記層間絶縁膜上にシリコン炭化窒化膜が形成されていることを特徴とする請求項 2 記載の半導体装置。

【請求項 4】

前記層間絶縁膜および導電膜は各々複数層形成されており、前記シリコン炭化窒化膜は最上層の前記導電膜および層間絶縁膜を各々被覆するように形成されていることを特徴とする請求項 2 または 3 に記載の半導体装置。

【請求項 5】

前記シリコン炭化窒化膜の窒素濃度が10atm%以上35atm%未満であることを特徴とする請求項 1 乃至 4 のいずれか一に記載の半導体装置。

【請求項 6】

前記シリコン炭化窒化膜の窒素濃度が15atm%以上30atm%以下であることを特徴とする請求項 5 に記載の半導体装置。

【請求項 7】

前記シリコン炭化窒化膜のSiが22atm%以上27atm%以下、Cが20atm%以上25atm%以下、Hが35atm%以上45atm%以下の範囲の膜であることを特徴とする請求項 5 または 6 に記載の半導体装置。

【請求項 8】

前記シリコン炭化窒化膜は、さらにOを0.5atm%以上5atm%未満構成元素として含有することを特徴とする請求項 5 乃至 7 のいずれか一に記載の半導体装置。

【請求項 9】

前記Si-H結合を有する層間絶縁膜が梯子型水素化ポリシロキサン膜またはポラス梯子型水素化ポリシロキサン膜であることを特徴とする請求項 1 乃至 8 のいずれか一に記載の半導体装置。

【請求項 10】

前記層間絶縁膜と前記Cuを主たる構成元素とする導電膜との間に金属窒化膜を有し、前記Cuを主たる構成元素とする導電膜と前記金属窒化膜との間に金属膜を有することを特徴とする請求項 2 または 3 記載の半導体装置。

【請求項 11】

前記Cuを主たる構成元素とする導電膜が、Al、Si、Ag、W、Mg、Bi、Zn、Pd、Cd、Au、Hg、Be、Pt、Zr、Ti、またはSnの少なくとも一つを含むCuアロイ膜であることを特徴とする請求項 2 乃至 10 のいずれか一に記載の半導体装置。

【請求項 12】

前記Cuを主たる構成元素とする導電膜が、Siを含むCuアロイ膜であり、Si濃度が導電膜の上面で最も高く、底面方向に深くなるにつれて低くなっていることを特徴とする請求項 2 乃至 10 のいずれか一に記載の半導体装置。

【請求項 13】

半導体基板上にSi-H結合を有する層間絶縁膜を成膜する工程と、前記層間絶縁膜上にシリコン炭化窒化膜を成膜する工程と、を含むことを特徴とする半導体装置の製造方法。

【請求項 14】

半導体基板上にSi-H結合を有する層間絶縁膜を成膜する第1の工程と、

前記層間絶縁膜を加工する第2の工程と、
バリアメタル膜を成膜する第3の工程と、
Cuを主たる構成元素とする導電膜を成膜する第4の工程と、
前記導電膜上にシリコン炭化窒化膜を成膜する第5の工程と、
を含むことを特徴とする半導体装置の製造方法。

【請求項15】

前記第2の工程は、前記層間絶縁膜に溝を加工する工程であり、
前記第3の工程は、前記溝の側壁および底面にバリアメタル膜を成膜する工程であり、
前記第4の工程は、前記バリアメタルが成膜された溝内に前記導電膜を埋設する工程であり、

前記第5の工程は、前記層間絶縁膜および導電膜上にシリコン炭化窒化膜を成膜する工程であることを特徴とする請求項14記載の半導体装置の製造方法。

【請求項16】

前記シリコン炭化窒化膜の窒素濃度が10atm%以上35atm%未満であることを特徴とする請求項13乃至15のいずれかに記載の半導体装置の製造方法。

【請求項17】

前記シリコン炭化窒化膜の窒素濃度が15atm%以上30atm%以下であることを特徴とする請求項16に記載の半導体装置の製造方法。

【請求項18】

前記シリコン炭化窒化膜のSiが22atm%以上27atm%以下、Cが20atm%以上25atm%以下、Hが35atm%以上45atm%以下の範囲の膜であることを特徴とする請求項16または17に記載の半導体装置の製造方法。

【請求項19】

前記シリコン炭化窒化膜は、さらにOを0.5atm%以上5atm%未満構成元素として含有することを特徴とする請求項16乃至18のいずれかに記載の半導体装置の製造方法。

【請求項20】

前記Si-H結合を有する層間絶縁膜が梯子型水素化ポリシロキサン膜またはポーラス梯子型水素化ポリシロキサン膜であることを特徴とする請求項13乃至19のいずれかに記載の半導体装置の製造方法。

【請求項21】

前記第3の工程は、前記溝の側壁および底面に前記金属窒化膜が前記層間絶縁膜側となるようにバリアメタル膜を形成することを特徴とする請求項15に記載の半導体装置の製造方法。

【請求項22】

前記Cuを主たる構成元素とする導電膜が、Al、Si、Ag、W、Mg、Bi、Zn、Pd、Cd、Au、Hg、Be、Pt、Zr、Ti、またはSnの少なくとも一つを含むCuアロイ膜であることを特徴とする請求項14乃至21のいずれかに記載の半導体装置の製造方法。

【請求項23】

前記Cuを主たる構成元素とする導電膜が、Cu膜にシラン処理を施されSi含有膜であることを特徴とする請求項14乃至21のいずれかに記載の半導体装置の製造方法。

【書類名】明細書

【発明の名称】半導体装置およびその製造方法

【技術分野】

【0001】

本発明は、半導体装置および半導体装置の製造方法に関し、特に低誘電率層間絶縁膜および低誘電率バリア絶縁膜を用いた配線構造の信頼性の高い半導体装置および、その製造方法に関する。

【背景技術】

【0002】

近年、LSIの信号処理の高速化の要求は年々増加している。LSIの信号処理速度は主にトランジスタ自体の動作速度および配線での信号伝播遅延時間の大小で決まってくる。従来、大きく影響を及ぼしてきたトランジスタの動作速度はトランジスタを縮小化することで向上させてきた。しかし設計ルールが0.25ミクロンよりも小さいLSIでは後者の配線の信号伝播遅延に関する影響が大きく現れ始めている。特に配線層が多層化を有するLSIデバイスにおいては、その影響は大きい。

【0003】

そこで、配線の信号伝播遅延を改善する方法として、従来より用いてきたアルミ配線が銅配線に置き換わった。また従来から用いていたシリコン酸化膜を低誘電率層間絶縁膜に置き換える検討がされている。この低誘電率膜の中で比誘電率3.0以下が実現できる膜の1つの水素化ポリシロキサンはアルミ配線では量産化が実施されており、Cu配線でも量産化が検討されている。その中でも梯子型水素化ポリシロキサンであるL-Ox（ラダーオキサイド、商標名：Ladder Oxide）はSi-O骨格にSi-H結合を一部にもつもので、無機材料で構成されているため、有機材料より配線金属との密着性に優れ、また梯子型になっているため加工後のプラズマアッシングや有機剥離液に対する耐性がすぐれ、加工面での吸湿層などの劣化層が形成されない。

【0004】

一方、Cuダマシンプロセス用のCuの拡散防止兼エッチングのストッパー膜として機能するバリア絶縁膜にも低誘電率化が要求されており、従来の比誘電率が約7.0のシリコン窒化膜から比誘電率5.0以下のシリコン炭化膜（以下、SiC膜と記載）系絶縁膜への置き換えの検討が行われている。一例として、トリメチルシランと不活性ガスによるプラズマCVDで成膜する例が報告されている。特に微細化のCu/Low-k（低誘電率層間絶縁膜）構造の信頼性まで保証するとなると、上記低誘電率層間絶縁膜およびバリア絶縁膜の組み合わせの最適化ができて初めて量産化が実現できる。

【0005】

次に、従来の低誘電率層間絶縁膜およびバリア絶縁膜を使用した半導体装置の構造一例を図面を参照して説明する。図14に示すように、下層絶縁膜501上にCuの拡散防止兼エッチングのストッパー膜として機能する第0のバリア絶縁膜502が形成されており、その上に第1の低誘電率膜503が形成されている。さらにその上に第1のSiO₂膜504が形成されている。上記第0のバリア絶縁膜502、第1の低誘電率膜503、第1のSiO₂膜504が積層されてなる層間絶縁膜には配線用溝が形成されており、この配線用溝には第1のバリアメタル膜505が形成されている。その内側に第1のCu膜506により第1のCu配線が埋め込み形成されている。このCu配線の上に第1のバリア絶縁膜507、その上に同様に第2の低誘電率膜508、第2のSiO₂膜509がそれぞれ形成されている。

【0006】

上記第1のバリア絶縁膜507、第2の低誘電率膜508、第2のSiO₂膜509が積層されてなる層間絶縁膜にはビア用溝が形成されており、このビア用溝には上記Cu配線同様に第2のバリアメタル膜510、その内側に第2のCu膜511が埋め込み形成されている。さらにこのビアの上に第2のバリア絶縁膜512、その上に同様に第3の低誘電率膜513、第3のSiO₂膜514がそれぞれ形成されている。同様に上記第2のバ

リア絶縁膜 512、第3の低誘電率膜 513、第3の SiO_2 膜 514 が積層されてなる配線層間絶縁膜中に第3のバリア金属膜 515、その内側に第3の Cu 膜 516 が埋め込まれ第2の Cu 配線が形成されている。この第2の Cu 配線上に、第3のバリア絶縁膜 517 が形成されている。この構造をさらに必要に応じて繰り返し、最上層配線（本形態では第2の Cu 溝配線に相当）上および最上層 L-Ox 膜（本形態では第3の低誘電率膜に相当）上にバリア絶縁膜が形成される。そして、最上層配線上にはバリア絶縁膜に設けた開口を介して SiO_2 膜 518 中に形成されたアルミボンディングパッド 520（上下に TiN 層 519、521 を有する）が接続され、このアルミボンディングパッド 520 の一部を除き SiO_2 膜 522 を介して吸湿ブロック性のあるカバー膜 523（ SiON 膜または SiN 膜）で被覆され多層配線構造が形成される。

【0007】

次に、上記従来の半導体装置の製造方法を図15から図18を参照して説明する。まず、トランジスタを含む半導体基板上に形成された下層絶縁膜 601 上に、50 nm～100 nm の膜厚の第0のバリア絶縁膜 602 をプラズマ CVD 法により形成した。続いて、第1の低誘電率膜 603 の塗布・焼成を行ない、150 nm～350 nm の成膜を行った。その上に、第1 SiO_2 膜 604 を 50 nm～200 nm プラズマ CVD 法により成膜した（図15（a））。

【0008】

この構造体上に、最小寸法 0.14 μm レベルのフォトリソグラフィ技術を用い、反射防止膜として ARC 膜 605 を塗布後に、パターンニングされたフォトレジストマスク 606 を形成した（図15（b））。これをマスクにして、ARC 膜 605、第1の SiO_2 膜 604、第1の低誘電率膜 603 をフロロカーボン系ガスを含んだガスによりエッチングし、第0のバリア絶縁膜 602 上でストップさせた。

【0009】

その後、酸素プラズマアッシングにより、フォトレジストマスクを剥離後、弱アミンの有機剥離液などで残さ等を完全に除去した。その後、全面エッチバックにて、第0のバリア絶縁膜 602 を除去した。さらに有機剥離液による洗浄で残さを除去した。この結果、第1配線用の溝パターンを形成した（図15（c））。

【0010】

次に、スパッタ装置にてデガス処理、 Ar イオンによる RF エッチを行なった後に第1のバリア金属膜 607 を約 30 nm 形成し、真空を破ることなく、 Cu シード膜（図示省略）を約 100 nm 形成した。次に Cu めっきにて、 Cu めっき膜 609 を約 600 nm 形成した。その後、縦型炉アニールにて 200～400℃で焼成を行った（図16（a））。

【0011】

次に金属 CMP 技術を用い、溝以外の金属を除去し第1の Cu 溝配線 609 を形成した（図16（b））。次に、プラズマ CVD 装置により、50～100 nm の第1のバリア絶縁膜 610 を形成した。続いて、第2の低誘電率膜 611、さらに第2の SiO_2 膜 612 を順次成膜した。第1のビア形成のためにフォトリソグラフィ技術を用い、ビアのパターンとして第2の ARC 膜 613 上に第2のフォトレジストマスク 614 を形成した（図16（c））。

【0012】

これをマスクにして、第2の ARC 膜 613、第2の SiO_2 膜 612、第2の低誘電率膜 611 をエッチングし、第1のバリア絶縁膜 610 上でエッチストップさせ、第1のビア用溝を開口した。その後、酸素プラズマアッシングにより、フォトレジストマスクを剥離後、アミン系の有機剥離液などで残さ等を完全に除去した。

【0013】

その後、第1のビア用溝底部の第1のバリア絶縁膜 610 を除去し、第1の Cu 溝配線との電気的な導通を取るため全面エッチバックをおこなった。さらに有機剥離液による洗浄で残さを除去し、第1のビア用の溝パターンを形成した。続いて、スパッタ装置にてデ

ガスを行なった後、ArイオンによるRFエッチを行なった後に第2のバリア金属膜615を約30nm形成し、真空を破ることなく、Cuシード膜（図示省略）を約100nm形成した。次にCuめっきにて、銅膜617を約300nm形成した。その後、縦型炉アニールにて200～400℃で焼成をおこなった。次に金属CMP技術を用い、ビア部以外の金属を除去しビア617を形成した（図17（a））。

【0014】

次に、プラズマCVD装置により、50～100nmの第2のバリア絶縁膜618を形成した。続いて、第3の低誘電率膜619、さらに第3のSiO₂膜620を順次成膜した（図17（b））。

【0015】

この構造体上に、最小L/S=0.14/0.14μmレベルのフォトリソグラフィ技術を用い、第3のARC膜621塗布後に、パターンニングされた第3のフォトリソマスク622を形成した（図18（a））。

【0016】

これをマスクにして、第3のARC膜621、第3のSiO₂膜620、第3の低誘電率膜619をフッ素系ガスを含むエッチングガスによりエッチングし、第2のバリア絶縁膜618上でストップさせ、第2配線用の溝パターンを開口した。その後、酸素プラズマアッシングにより、フォトリソマスクを剥離後、アミン系の有機剥離液などで残さを完全に除去した。

【0017】

その後、全面エッチバックにて、第2配線用溝底部の第2のバリア絶縁膜618を除去した。さらに有機剥離液による洗浄で残さを除去した。この結果、第2溝配線パターンを形成した。次に、第1配線と同様にしてスパッタ装置にてデガス処理、ArイオンによるRFエッチを行なった後に第3のバリア金属膜623を約30nm形成し、真空を破ることなく、Cuシード膜を約100nm形成した。次にCuめっきにて、Cu膜624を約600nm形成した。その後、縦型炉アニールにて200～400℃で焼成を行った。その後金属CMPを行い第2Cu溝配線を形成し、この第2Cu溝配線の上に第3のバリア絶縁膜625が形成されている（図18（b））。

【0018】

その後第3のバリア絶縁膜625上に300～500nmのSiO₂層間絶縁膜をプラズマCVD法により形成し、第3のバリア絶縁膜625およびSiO₂層間絶縁膜にフォトリソグラフィ技術を用い第2Cu溝配線上に開口を設けるためのフォトリソマスクを形成した。続いて露出したSiO₂層間絶縁膜および第3のバリア絶縁膜625をエッチングして第2Cu溝配線とボンディングパッドとを接続するための開口部を形成した。フォトリソマスク除去後スパッタリング法によりTiN膜519を100～200nm、Al-Cu（0.5%）膜520を800～1000nm、TiN膜521を50～100nmを順次成膜した。続いて、フォトリソグラフィ技術を用いボンディングパッドを形成するためのフォトリソマスクを形成し、エッチング工程によりボンディングパッドを形成後フォトリソマスクを除去した。そして、ボンディングパッド上のTiN膜521を覆うようにSiO₂膜522を100～200nm、SiON膜523を100～200nmプラズマCVD法により順次形成し、フォトリソグラフィ技術によりボンディングパッド上のSiON膜、SiO₂膜およびTiN膜521の所定領域を開口しボンディングパッドを露出させ、図14の半導体装置を得た。

【0019】

上記従来の半導体装置の製造方法は、シングルダマシン法の一例であるが、デュアルダマシン法による製造方法も公知である。特許文献1には、低誘電率の層間絶縁膜としてフッ素をドーピングしたシリコンガラス（FSG）、低誘電率のバリア膜としてSiC膜を用いたデュアルダマシン構造の半導体装置が記載されている。また、特許文献2には、低誘電率の層間絶縁膜として炭素をドーピングした酸化シリコン、エッチングストッパーを兼ねるバリア膜としてシリコン、炭素、窒素および水素を含有するアモルファス材料を用

いた半導体装置が記載されている。

【特許文献1】特表2002-526916号公報

【特許文献2】米国特許公報第6,417,092号

【発明の開示】

【発明が解決しようとする課題】

【0020】

上記2層配線構造の半導体装置を製造するにあたり、本発明者が低誘電率の層間絶縁膜として L-O_x 膜を、バリア絶縁膜として SiC 膜を使用したところ、製造プロセスに長時間を要することにより、電気特性上問題が発生した。また、絶縁膜の種類にかかわらず、 Cu 配線の表面および界面が酸化された。特に、ビア抵抗の上昇と配線間容量の増大が発生するという問題があった。

【0021】

本発明は、長時間の製造プロセスを要しても配線間容量の上昇や Cu 配線の酸化等が抑制された半導体装置およびその製造方法を提供することを目的としている。

【課題を解決するための手段】

【0022】

本発明の半導体装置は、半導体基板を含んだ下地上に、 Si-H 結合を有する層間絶縁膜を有し、上記層間絶縁膜上にシリコン炭化窒化膜が形成されていることを特徴とする。また、半導体基板を含んだ下地上に、 Si-H 結合を有する層間絶縁膜を有し、上記層間絶縁膜に形成された溝内に Cu を主たる構成元素とする導電膜が埋設され、上記導電膜上にシリコン炭化窒化膜が形成されていることを特徴とする。上記層間絶縁膜および導電膜は各々複数層形成されており、上記シリコン炭化窒化膜は最上層の導電膜および層間絶縁膜を各々被覆するように形成されていることを特徴とする。このシリコン炭化窒化膜の窒素濃度は、 $10\text{atm}\%$ 以上 $35\text{atm}\%$ 未満であり、より好ましくは $15\text{atm}\%$ 以上 $30\text{atm}\%$ 未満、また、その他の組成が Si が $22\text{atm}\%$ 以上 $27\text{atm}\%$ 以下、 C が $20\text{atm}\%$ 以上 $25\text{atm}\%$ 以下、 H が $35\text{atm}\%$ 以上 $45\text{atm}\%$ 以下の範囲であることが好ましい。また、シリコン炭化窒化膜は、さらに O を $0.5\text{atm}\%$ 以上 $5\text{atm}\%$ 未満含有することを特徴とする。 Si-H 結合を有する層間絶縁膜は、水素化シロキサンが梯子型水素化シロキサンまたはポーラス梯子型水素化シロキサンであることを特徴とする。上記 Si-H 結合を有する層間絶縁膜と Cu を主たる構成元素とする導電膜との間に金属窒素化膜を有し、上記 Cu を主たる構成元素とする導電膜と上記金属窒化膜との間に金属膜を有することが好ましい。 Cu を主たる構成元素とする導電膜は、 Al 、 Si 、 Ag 、 W 、 Mg 、 Bi 、 Zn 、 Pd 、 Cd 、 Au 、 Hg 、 Be 、 Pt 、 Zr 、 Ti 、または Sn の少なくとも一つを含む Cu アロイ膜であることを特徴とする。また、上記 Cu を主たる構成元素とする導電膜が、 Si を含む Cu アロイ膜であり、 Si 濃度が導電膜の上面で最も高く、底面方向に深くなるにつれて低くなっていることを特徴とする。

【0023】

本発明の半導体装置の製造方法は、半導体基板上に Si-H 結合を有する層間絶縁膜を成膜する工程と、上記層間絶縁膜上にシリコン炭化窒化膜を成膜する工程と、を含むことを特徴とする。また、半導体基板上に Si-H 結合を有する層間絶縁膜を成膜する第1の工程と、上記層間絶縁膜を加工する第2の工程と、バリアメタル膜を成膜する第3の工程と、 Cu を主たる構成元素とする導電膜を成膜する第4の工程と、上記導電膜上にシリコン炭化窒化膜を成膜する第5の工程と、を含むことを特徴とする。上記第2の工程は、上記層間絶縁膜に溝を加工する工程であり、上記第3の工程は、上記溝の側壁および底面にバリアメタル膜を成膜する工程であり、上記第4の工程は、上記バリアメタル膜が成膜された溝内に上記導電膜を埋設する工程であり、上記第5の工程は、上記層間絶縁膜および導電膜上にシリコン炭化窒化膜を成膜する工程であることを特徴とする。上記 Cu を主たる構成元素とする導電膜は、 Cu 膜にシラン処理を施された Si 含有膜であることを特徴とする。

【発明の効果】

【0024】

本発明者は、従来の半導体装置を長時間製造プロセスにより製造した際に発生した配線間容量の上昇やCu配線の酸化の原因を追求した結果、従来の半導体装置を構成する L-Ox 膜、 SiO_2 膜、 SiC 膜のいずれも吸湿に対してブロック性をもたないためであることをつきとめた。即ち、吸湿により、配線間容量の上昇やCu配線の酸化がもたらされたものであることをつきとめた。本発明では、 L-Ox 膜に代表される水素化ポリシロキサンのような Si-H 結合を有する層間絶縁膜の上層にシリコン炭化窒化膜を用いている。このシリコン炭化窒化膜は、吸湿のブロック性が有るため、下層に水素化ポリシロキサンのような耐吸湿性のない膜が存在しても、外部から湿気が耐吸湿性のない膜に浸透することを抑制し、そのため配線間容量の増大を抑制することができる。また、このシリコン炭化窒化膜は、Cuを主たる構成元素とする導電膜上に形成されている。導電膜表面が耐吸湿性を有する膜に覆われているため、導電膜の酸化が抑制される。さらに、ビア抵抗上昇などの問題も発生しない。層間絶縁膜中の Si-H 結合が多いほど、上記効果は顕著に認められる。したがって、 Si-H 結合を有する層間絶縁膜を低誘電率膜として使用する場合、バリア絶縁膜としてシリコン炭化窒化膜を組合せて使用することが、湿度の影響による電気的特性の低下のない高い信頼性を有する半導体装置を提供するのに好適である。シリコン炭化窒化膜は、最上層の導電膜および Si-H 結合を有する層間絶縁膜を被覆するように形成することが好ましい。

【発明を実施するための最良の形態】

【0025】

次に、本発明の半導体装置の実施の形態について図面を参照して説明する。図1は、本発明の半導体装置の第1の実施形態を示す図である。図1に示すように、下層絶縁膜101上にエッチングストッパーを兼ねるバリア絶縁膜として第0のシリコン炭化窒化膜(Si , C , N , H を主たる構成元素として含有する絶縁膜)102が形成されており、その上に梯子型水素化ポリシロキサンである第1の L-Ox 膜103が形成されている。その上に第1の SiO_2 膜104が形成されている。この第0のシリコン炭化窒化膜102、第1の L-Ox 膜103、第1の SiO_2 膜104に形成された第1の配線用溝には第1のバリア金属膜としてTa膜106/TaN膜105の積層膜(上層がTa膜、下層がTa_N膜)が形成されている。その内側に第1のCu膜107が埋め込まれCu配線が形成されている。この第1のCu溝配線の上にバリア絶縁膜である第1のシリコン炭化窒化膜108、その上に同様に第2の L-Ox 膜109、第2の SiO_2 膜110がそれぞれ積層形成され、これらにビア用溝が開口されている。

【0026】

同様にビア部に第2のバリア金属膜としてTa膜112/TaN膜111、その内側に第2のCu膜113が埋め込まれビアが形成されている。さらに、そのビアの上にバリア絶縁膜である第2のシリコン炭化窒化膜114、その上に同様に第3の L-Ox 膜115、第3の SiO_2 膜116がそれぞれ積層形成されている。同様に第2のシリコン炭化窒化膜114、第3の L-Ox 膜115、第3の SiO_2 膜116に形成された第2の配線用溝には第3のバリア金属膜としてTa膜118/TaN膜117、その内側に第3のCu膜119が埋め込まれ第2のCu溝配線が形成されている。この第2のCu溝配線上に、第3のシリコン炭化窒化膜120が形成されている。この構造をさらに必要に応じて繰り返し、最上層配線(本実施形態では第2のCu溝配線に相当)上および最上層 L-Ox 膜(本実施形態では第3の L-Ox 膜に相当)上にシリコン炭化窒化膜が形成される。そして、最上層配線上にはシリコン炭化窒化膜に設けた開口を介してアルミボンディングパッド123が接続され、このアルミボンディングパッド123(一例としてアルミの上下にバリア金属膜としてTi_N層122, 124を有する構造を図示しているが、この構成に限定されるものではない)の一部を除き SiO_2 膜125を介して吸湿ブロック性のあるカバー膜126(SiON 膜または SiN 膜)で被覆され多層配線構造が形成される。得られた半導体装置は、従来の半導体装置で認められた配線間容量の増大やビア抵抗の上昇は認められなかった。

【0027】

第2の実施の形態による半導体装置の構造を図2に示す。第1の実施の形態との違いはビア層間絶縁膜を SiO_2 単層にしたことである。製造のTATが非常に長い場合に電気特性の安定、信頼性の安定にこの構造はメリットがあった。その理由は、ビア工程での吸湿が電気特性や信頼性に影響を与えているためと推定される。

【0028】

この半導体装置は下層絶縁膜201上に第0のシリコン炭化窒化膜202が形成されており、その上に梯子型水素化ポリシロキサンである第1の L-Ox 膜203が形成されている。その上に第1の SiO_2 膜204が形成されている。第0のシリコン炭化窒化膜202、第1の L-Ox 膜203、第1の SiO_2 膜204に形成された配線溝には第1のバリアメタル膜としてTa膜206/TaN膜205の積層膜（上層がTa膜、下層がTa_N膜）が形成されている。その内側にCu膜が埋め込まれた第1のCu溝配線207が形成されている。この第1のCu溝配線の上にバリア絶縁膜である第1のシリコン炭化窒化膜208、その上に第2の SiO_2 膜209が形成されている。第1のシリコン炭化窒化膜208および第2の SiO_2 膜209にはビア用溝が形成されており、同様にビア部に第2のバリアメタル膜としてTa膜211/TaN膜210、その内側に第2のCu膜212が埋め込まれビアが形成されている。

【0029】

さらにそのビアの上にバリア絶縁膜である第2のシリコン炭化窒化膜213、その上に同様に第3の L-Ox 膜214、第3の SiO_2 膜215がそれぞれ積層形成されている。同様に第2のシリコン炭化窒化膜213、第3の L-Ox 膜214、第3の SiO_2 膜215に第3のバリアメタル膜としてTa膜217/TaN膜216、その内側に第3のCu膜218が埋め込まれ第2のCu溝配線が形成されている。この第2のCu溝配線上に、第3のシリコン炭化窒化膜219が形成されている。この構造をさらに必要に応じて繰り返し、最上層配線（本実施形態では第2のCu溝配線に相当）上および最上層 L-Ox 膜（本実施形態では第3の L-Ox 膜に相当）上にシリコン炭化窒化膜が形成される。そして、最上層配線にはシリコン炭化窒化膜に設けた開口を介してアルミボンディングパッド222が接続され、このアルミボンディングパッド222（一例としてアルミの上下にバリアメタル膜としてTiN層221、223を有する構造を図示しているが、この構成に限定されるものではない）の一部を除き SiO_2 膜224を介して吸湿ブロック性のあるカバー膜225（ SiON 膜または SiN 膜）で被覆され多層配線構造が形成される。得られた半導体装置は、従来の半導体装置で認められた配線間容量の増大やビア抵抗の上昇は認められなかった。

【0030】

第3の実施の形態の半導体装置を図3に示す。第1の実施の形態と異なり、デュアルダマシン(Dual Damascene)配線構造をとっている。この構造を用いることにより、製造の工程数が削減でき、製品のコスト低減が実現できた。また、ビアのCMPをなくすることができるため、コストとして非常に高いCMP工程を削減できるという大きなコストメリットがあった。この半導体装置は、下層絶縁膜301上に第0のシリコン炭化窒化膜302が形成されており、その上に梯子型水素化ポリシロキサンである第1の L-Ox 膜303が形成されている。さらにその上に第1の SiO_2 膜304が形成されている。第0のシリコン炭化窒化膜302、第1の L-Ox 膜303、第1の SiO_2 膜304には第1配線用溝が形成され、この配線溝には第1のバリアメタル膜としてTa膜306/TaN膜305の積層膜（上層がTa膜、下層がTa_N膜）が形成されている。

【0031】

その内側に第1Cu膜307が埋め込まれ第1のCu溝配線が形成されている。この第1のCu溝配線の上にバリア絶縁膜である第1のシリコン炭化窒化膜308、その上に同様に第2の L-Ox 膜309、第2の SiO_2 膜310が形成されている。さらにその上に第2の配線用溝のエッチングストッパーとして、第2のシリコン炭化窒化膜311、その上に第3の L-Ox 膜312、第3の SiO_2 膜313が積層形成されている。第1の

Cu 溝配線との電氣的な接続を行なうビアと第2のCu配線は一体となっており、第2のTa₂N膜314上に第2のTa膜315、その内側に第2のCu膜316が埋め込まれビアと第2のCu溝配線が一体形成されており、この第2のCu溝配線の上に第3のシリコン炭化窒化膜317が形成されている。この構造をさらに必要に応じて繰り返し、最上層配線（本実施形態では第2のCu溝配線に相当）上および最上層L-Ox膜（本実施形態では第3のL-Ox膜に相当）上にシリコン炭化窒化膜が形成される。そして、最上層配線上にはシリコン炭化窒化膜に設けた開口を介してアルミボンディングパッド320が接続され、このアルミボンディングパッド320（一例としてアルミの上下にバリアメタル膜としてTi₂N層319、321を有する構造を図示しているが、この構成に限定されるものではない）の一部を除きSiO₂膜322を介して吸湿ブロック性のあるカバー膜323（SiON膜またはSiN膜）で被覆され多層配線構造が形成される。得られた半導体装置は、従来の半導体装置で認められた配線間容量の増大やビア抵抗の上昇は認められなかった。

【0032】

上記第1から第3の実施の形態では、配線およびビア用としてCu膜を用いたが、Al、Si、Ag、W、Mg、Bi、Zn、Pd、Cd、Au、Hg、Be、Pt、Zr、Ti、またはSnのすくなくとも一つを含むCuアロイ膜を用いた場合の方が、Cuよりも濡れ性が良好であるため、Cuアロイ膜を用いるメリットがある。特にSiを含有する場合、シリコン炭化窒化膜との密着性が優れ、Si濃度が導電膜の上面で最も高く、底面方向に深くなるにつれて低くなる分布とするとその効果は大きい。このような分布は、例えばCu膜に原料ガスとしてSiH₄、Si₂H₆、SiH₂Cl₂等の無機シランガスをを用い、プラズマCVD装置で250～400℃で処理することにより得ることができる。

【0033】

次に第1の実施の形態の半導体装置の製造方法を図4～図7を参照して説明する。まず、トランジスタが形成された半導体基板を含む下層絶縁膜401上に、50nm～100nmの膜厚の第0のシリコン炭化窒化膜402をプラズマCVD法により形成した。続いて、第1のL-Ox膜403の塗布・焼成を行ない、150nm～350nmの膜厚に成膜した。その上に、第1のSiO₂膜404を50nm～200nmの膜厚にプラズマCVD法により成膜した（図4（a））。この構造体上に反射防止膜として第1のARC膜405を塗布した後に、最小L/S=0.14/0.14μmレベルのフォトリソグラフィ技術を用いパターンニングされた第1のフォトレジストマスク406を形成した（図4（b））。

【0034】

これをマスクにして、第1のARC膜405、第1のSiO₂膜404、第1のL-Ox膜403をフロロカーボン系ガスを含んだエッチングガスにより順次エッチングし、第0のシリコン炭化窒化膜402上でストップさせるように第1の配線用溝を開口した。その後、酸素プラズマアッシングにより、フォトレジストマスクを剥離後、アミン系の有機剥離液などで残さ等を完全に除去した。その後、全面エッチバックにて、第1の配線用溝底部の第0のシリコン炭化窒化膜を除去した。さらに有機剥離液による洗浄で残さを除去した。この結果、第1の配線用溝パターンを形成した（図4（c））。

【0035】

次に、スパッタ装置にてデガス処理、ArイオンによるRFエッチを行なった後に第1のバリアメタル膜としてTa₂N膜407を約10nm形成し、続いてTa膜408を20nmを溝内部（側壁および底面）を含めて基板（第1のSiO₂膜404）表面に成膜した。真空を破ることなく、Cuシード膜（図示省略）を約100nm形成した。次にCuめっきにて、銅膜409を約600nm形成した（図5（a））。

【0036】

その後、縦型炉アニールにて200～400℃で焼成を行った。次にメタルCMP技術を用い、溝以外のメタルを除去し溝内にCuが埋め込まれた第1Cu溝配線を形成した（図5（b））。次に、プラズマCVD装置により、50～1000nmの第1のシリコン

炭化窒化膜 410 を形成した。続いて、150～350 nm の第 2 の L-Ox 膜 411、さらに、50～200 nm の第 2 の SiO₂ 膜 412 を順次成膜した。第 1 のビア形成のためにフォトリソグラフィ技術を用い、0.14 μm 径のビアのパターンとして第 2 の ARC 膜 413 上に第 2 のフォトレジストマスク 414 を形成した (図 5 (c))。

【0037】

これをマスクにして、第 2 の ARC 膜 413、第 2 の SiO₂ 膜 412、第 2 の L-Ox 膜 411 を順次エッチングし、第 1 のシリコン炭化窒化膜 410 上でエッチストップさせたビア用溝を開口した。次にフォトレジストマスクと第 2 の ARC 膜をプラズマアッシングにより除去し、有機剥離液で残渣を除去した。その後、ビア用溝底部の第 1 のシリコン炭化窒化膜 410 を除去し第 1 の Cu 溝配線との電気的な導通を採るため、全面エッチバックを行った。その後、有機剥離液を行って残渣を除去した。続いて、スパッタ装置にて、デガスを行なった後、Ar イオンによる RF エッチを行なった後にビア用溝内部 (側壁および底面) を含めて基板 (第 2 の SiO₂ 膜 412) 表面に第 2 のバリアメタル膜として TaN 膜 415 の膜厚約 10 nm 形成に引き続き Ta 膜 416 を 20 nm 形成し、真空を破ることなく、Cu シード膜 (図示省略) を約 100 nm 形成した。次に Cu めっきにて、銅膜 417 を約 300 nm 形成した。その後、縦型炉アニールにて 200～400 °C で焼成を行った。次にメタル CMP 技術を用い、ビア以外のメタルを除去し溝内に Cu が埋め込まれたビアを形成した (図 6 (a))。

【0038】

次に、プラズマ CVD 装置により、50～100 nm の第 2 のシリコン炭化窒化膜 418 を形成した。続いて、150～350 nm の第 3 の L-Ox 膜 419、さらに 50～200 nm の第 3 の SiO₂ 膜 420 を順次成膜した (図 6 (b))。

【0039】

この構造体上に反射防止膜として第 3 の ARC 膜 421 を塗布後に、最小 L/S = 0.14/0.14 μm レベルのフォトリソグラフィ技術を用いパターンニングされた第 3 のフォトレジストマスク 422 を形成した (図 7 (a))。

【0040】

これをマスクにして、第 3 の ARC 膜 421、第 3 の SiO₂ 膜 420、第 3 の L-Ox 膜 419 をフッ素系ガスを含むエッチングガスにより順次エッチングし、第 2 のシリコン炭化窒化膜 418 上でストップさせるように第 2 の配線用溝を開口した。その後、酸素プラズマアッシングにより、フォトレジストマスクを剥離後、アミン系の有機剥離液などで残さを完全に除去した。その後、全面エッチバックにて、第 2 の配線用溝底部の第 2 のシリコン炭化窒化膜 418 を除去した。さらに有機剥離液による洗浄で残さを除去した。続いて、スパッタ装置にて、デガスを行なった後、Ar イオンによる RF エッチを行った後に第 3 のバリアメタル膜として TaN 膜 423 の膜厚約 10 nm 形成に引き続き Ta 膜 424 を 20 nm 形成し、真空を破ることなく、Cu シード膜 (図示省略) を約 100 nm 形成した。次に Cu めっきにて、銅膜 425 を約 600 nm 形成した。その後、縦型炉アニールにて 200～400 °C で焼成を行った。次にメタル CMP 技術を用い、溝以外のメタルを除去し溝内に Cu が埋め込まれた第 2 Cu 溝配線を形成した。次に、プラズマ CVD 装置により、50～100 nm の第 3 のシリコン炭化窒化膜 426 を形成した (図 7 (b))。

【0041】

その後第 3 のシリコン炭化窒化膜 426 (図 1 の第 3 のシリコン炭化窒化膜 120 に相当) 上に 300～500 nm の SiO₂ 層間絶縁膜 121 をプラズマ CVD 法により形成し、第 3 のシリコン炭化窒化膜 426 および SiO₂ 層間絶縁膜 121 にフォトリソグラフィ技術を用い第 2 Cu 溝配線上に開口を設けるためのフォトレジストマスクを形成した。続いて露出した SiO₂ 層間絶縁膜 121 および第 3 のシリコン炭化窒化膜 426 をエッチングして第 2 Cu 溝配線とボンディングパッドとを接続するための開口部を形成した。フォトレジストマスク除去後スパッタリング法により TiN 膜 122 を 100～200 nm、Al-Cu (0.5%) 膜 123 を 800～1000 nm、TiN 膜 124 を 5

0 ~ 100 nm を順次成膜した。続いて、フォトリソグラフィ技術を用いボンディングパッドを形成するためのフォトレジストマスクを形成し、エッチング工程によりボンディングパッドを形成後フォトレジストマスクを除去した。そして、ボンディングパッド上の TiN 膜 124 を覆うように SiO₂ 膜 125 を 100 ~ 200 nm、SiON 膜 126 を 100 ~ 200 nm をプラズマ CVD 法により順次形成し、フォトリソグラフィ技術によりボンディングパッド 123 上の SiON 膜 126 および SiO₂ 膜 125 の所定領域を開口しボンディングパッドを露出させた。

【0042】

以上により、図 1 に示す 2 層配線構造を有する半導体装置が得られた。この 2 層配線構造を形成するにあたり、CMP では剥がれは発生せず、また、測定した 0.14 μm スペースでの配線間容量は目標どおりの値を得られ、さらにビア抵抗も歩留まり劣化なく、かつビア抵抗の上昇が発生することなかった。

【0043】

さらに、本発明者の実験では Cu 配線および Cu ビア上に用いているシリコン炭化窒化膜の窒素濃度が吸湿のブロック性に対して大きな鍵であることを突き止めた。図 8 にシリコン炭化窒化膜中の RBS (ラザフォード後方散乱分光法: Backscattering Spectroscopy) で測定した窒素濃度を横軸、実施の形態 1 を用いた場合のライン/スペース = 0.14 / 0.14 μm 間隔での配線間容量の値を縦軸とした両者の関係を示した。シリコン炭化窒化膜中の窒素濃度の上昇に伴い配線間容量は低下し、約 10 atm% (原子%) 以上の窒素濃度では飽和している。窒素濃度が 0 の場合は 10 atm% 以上の場合と比較し、15% 程度配線間容量が大きいことが確認された。

【0044】

また、図 9 に示すように、膜の組成で窒素濃度が約 35 atm% 以上のシリコン炭化窒化膜はその膜単独の比誘電率が 5.8 以上と急激に値が上がってしまいそれ以下の 5.0 以下の領域での低誘電率化のメリットはなくなってきてしまう。以上より、シリコン炭化窒化膜の窒素濃度は 10 atm% 以上 35 atm% 未満であることが望ましく、膜質の安定性の点から 15 atm% 以上 30 atm% 以下であることがより望ましい。

【0045】

シリコン炭化窒化膜中の窒素濃度以外の他の組成は Si が 22 ~ 27 atm%、C が 20 ~ 25 atm%、H が 35 ~ 45 atm% の範囲の膜で特性が良好であることが確認されており、この範囲内では、上記の関係は成立するものと考えられる (H 濃度以外は RBS、H は HFS (水素前方散乱分析: Hydrogen Front Scattering Spectroscopy) で測定)。

【0046】

また、図 10 は下層の Cu 配線に対する耐性を示したものである。シリコン炭化窒化膜中の窒素濃度を横軸、第 3 の実施形態の場合のビアチェーン抵抗値を縦軸として両者の相関を示す。シリコン炭化窒化膜中の窒素濃度の上昇に伴い抵抗値は下がっていき、約 10 atm% 以上の窒素濃度ではビアの抵抗値は飽和領域に入っていることが確認された。窒素濃度が 0 atm% の場合は、10 atm% 以上の場合と比較し、剥がれが発生してビアチェーンの歩留まりが悪く、ビアがオープンでないものの平均値では約 30% 抵抗値が高いことが確認された。

【0047】

ここでは水素化ポリシロキサンを用いているが、SiO₂ 層間絶縁膜を用いても配線間容量の上昇は明確に確認できなかったもののビア抵抗の上昇は確認でき、層間絶縁膜によらず、Cu 配線上にシリコン炭化窒化膜がある場合膜中の窒素濃度が少なくなると信頼性は低下する傾向があることも確認された。シリコン炭化窒化膜中の窒素濃度以外の他の組成は Si が 22 ~ 27 atm%、C が 20 ~ 25 atm%、H が 35 ~ 45 atm% の範囲の膜で特性が良好であることが確認されており、この範囲内では、上記の関係は成立するものと考えられる。

【0048】

また、低誘電率化の観点では、本絶縁膜中にさらに酸素が含まれている方が好ましい。O が 1 a t m % で、無しの場合と比較し比誘電率が 0. 2 程度の低減できる。O が 5 a t m % 未満であれば、上記配線間容量の上昇抑制効果に差がないことが確認できている。しかしながら、5 a t m % 以上では上記効果は急激に低下するため、O の含有量は 5 a t m % 未満とすることが好ましく、0. 5 a t m % から 2 a t m % の範囲とすることがさらに好ましい。なお、水素濃度について記載すると、水素が入っていることにより C u 酸化膜の還元効果があり、C u 配線の酸化を防止できるという効果がある。水素濃度が 3 5 a t m % 未満の場合は C u 酸化膜が形成されやすく、抵抗値は上昇する傾向になる。

【 0 0 4 9 】

上記シリコン炭化窒化膜を有する効果がこの膜の有する吸湿のブロック性に起因することを確認するため、膜の吸湿ブロック性のテストを行った。サンプルとしては、全面成膜の P S G (Phospho-Silicate Glass) 膜上にシリコン炭化窒化膜を成膜した。吸湿がブロックできない場合は、F T I R スペクトルを確認すれば、下層の P S G 膜中の P = O 結合の赤外線吸収ピークが消失する。膜の吸湿ブロック性のテストとして、P C T (Pressure Cooker Test) 条件 1 2 5 ℃、2 気圧、湿度 1 0 0 % で保管した前後の F T I R (フーリエ変換赤外分光法: Fourier Transform Infrared Spectroscopy) スペクトルを比較した。

【 0 0 5 0 】

参考の為、図 1 1 に示すように、明らかに吸湿ブロック性がないプラズマ C V D 法による S i O₂ 膜を P S G 膜上に成膜したサンプルの P C T 前後の F T I R スペクトルを比較した。約 1 3 3 0 c m⁻¹ の波数に存在する P = O 結合は P C T 前には確認されたが、P C T 9 6 時間経過後の F T I R スペクトルでは消失し、確認できなかった。すなわち、吸湿ブロック性は本方法で確認できることが確認できた。

【 0 0 5 1 】

この方法で P S G 膜上にシリコン炭化窒化膜を成膜したサンプルを用い、窒素濃度をかえた場合の試験をおこなった。図 1 2 は S i C / P S G 構造での、すなわち、窒素濃度 = 0 a t m % の場合の P C T 前後のスペクトル比較である。P C T 前に存在する P = O 結合は 9 6 時間の P C T 後では消失している。すなわち、吸湿のブロック性はない。また、図 1 3 にシリコン炭化窒化膜 / P S G 構造 (上層がシリコン炭化窒化膜、下層が P S G) の結果を示す。このシリコン炭化窒化膜の窒素濃度は 1 3. 8 a t m % であった。このときには P C T 前に存在する P = O 結合は P C T 後でもほぼすべて残っていることが確認でき、すなわち、吸湿ブロック性が確認できた。

【 0 0 5 2 】

表 1 にシリコン炭化窒化膜中の窒素濃度と P C T 後に P = O 結合が存在するかの判定結果を示す。窒素濃度が 1 0 a t m % では、P = O 結合がほぼ残っておりこの領域では吸湿のブロック性はあると判断できる。また、約 8 a t m % では、やや P = O の結合のピークの減少はみられたが、存在することは確認できた。また、それ以下の窒素濃度の水準では、P = O 結合は P C T 後に確認できなかった。すなわち、吸湿ブロック性はない。

【 0 0 5 3 】

【表 1】

| 窒素濃度(a t m %) | 0 | 5.6 | 8.2 | 10.2 | 13.8 |
|--------------------|---|-----|-----|------|------|
| P C T 後の P = O の存在 | × | × | △ | ○ | ○ |

【 0 0 5 4 】

この吸湿ブロック性と前記電気特性の結果は対応し、すなわち、シリコン炭化窒化膜の吸湿ブロック性が電気特性を支配していると推察できる。

【 0 0 5 5 】

次にバリアメタル膜と低誘電率膜である水素化ポリシロキサンとの関係を説明する。表 2 にバリアメタル膜として、T a / T a N (上層が T a : 2 0 n m、下層が T a N : 1 0 n m) を使用した場合の T a N の窒素濃度とメタル C M P でののはがれの有無および T a N

スパッタ時のゴミ検査での欠陥数との関係を示した。

【0056】

【表2】

| 窒素濃度(atm%) | 0 | 2.1 | 13.2 | 15.3 | 20.1 | 34.6 | 40.9 |
|------------|---|-----|------|------|------|------|------|
| 剥がれ | × | × | △ | ○ | ○ | ○ | ○ |
| スパッタゴミ数 | 4 | 2 | 3 | 16 | 4 | 15 | >2万 |

【0057】

TaNのXPS(X線光電子分光法:X-ray Photoelectron Spectroscopy)で求めた窒素濃度が約10atm%以上の膜では、第3の実施形態で行った場合では剥がれが発生しなかったが、それ以下ではCu膜のCMPで剥がれが発生した。特に5atm%以下の膜では、目視でも剥がれが確認できた。約8atm%程度では目視では確認できなかったものの、光学顕微鏡で剥がれが確認できた。ちなみに層間絶縁膜がSiO₂の場合ではいずれの窒素濃度のTaNでも剥がれが発生していないことより、水素化ポリシロキサンの水素がTaNに吸蔵しているものと推定できる。また、TaNをスパッタしたときの8インチウエハ上でのゴミカウント数を示す。ゴミの粒径は0.18μm以上のものをカウントした。TaNの窒素濃度が40atm%未満のレベルでは20個以下であったが、40atm%を超えると20000個以上の個数を示し、オーバーフローした。

【0058】

また表3にバリアメタルの構造による、0.14μm径の高さ0.4μmのビアへのCu埋設性およびメタルCMP時の剥がれの関係を示す。

【0059】

【表3】

| バリアメタル構造 | Cu埋設性 | 剥がれ |
|----------|-------|-----|
| Ta | ○ | × |
| TaN | × | ○ |
| Ta/TaN | ○ | ○ |

【0060】

Ta単層30nmの膜上に100nmのCuシード層を成膜し、その上に300nmのCuめっきを埋設し、加速試験として450℃で12時間過熱したときの埋設を確認したところ、埋設不良は確認できなかった。Ta(20nm)/TaN(10nm)の場合(その上のCuは同じ条件)でも問題はなかったが、30nmのTaN単層では埋設不良が確認された。この原因はCu膜の濡れ性の下地依存性で説明できる。Ta膜へのCu膜の濡れ性はよいが、TaNへのCu膜の濡れ性は悪い。これはCu濡れ性と窒素がなんらかの関係があると思われる。またビアCuのCMPでの剥がれは、TaN単層の場合と、Ta/TaNの積層の場合は問題がなかったが、Ta単層の場合は剥がれが確認された。この原因は水素化ポリシロキサンの水素が、Taに吸蔵し、メタルの脆弱が発生しているものと推定される。Taに窒素が含まれると水素の吸蔵が抑えられ、バリアメタル脆弱化が防止できると考えられる。

【0061】

バリアメタル膜はTa/TaNの積層構造に限定されるものではない。層間絶縁膜としてSi-H結合を有する層間絶縁膜のHがバリアメタル膜に吸蔵しメタルの脆弱化をもたらさないような構成とすればよい。即ち、Si-H結合を有する層間絶縁膜と水素吸蔵性を有するバリアメタル膜を用いる場合、両者間に層間絶縁膜のHのバリアメタル膜への吸蔵を抑制する層を設ける構成とすればよい。水素吸蔵性を有するバリアメタルとしては、Ta以外にTiが挙げられる。TaN同様TiNも水素の吸蔵が抑えられ、バリアメタル脆弱化が防止できると考えられる。したがって、Ta/TaN以外にTa/TiN、Ti/TaN、Ti/TiNの組合せも可能である。

【0062】

上記実施形態では、梯子型水素化ポリシロキサンである L-Ox を低誘電率層間絶縁膜として使用した例を示したが、かご型の水素化ポリシロキサンの1種である籠型水素化シルセスキオキサンを用いてもよい。但し、梯子型水素化ポリシロキサンを用いた場合より水素吸蔵抑制層を介在させる効果はやや小さい。また比誘電率2.4のポーラス梯子型水素化ポリシロキサン（ポーラス L-Ox ）を用いた場合も同等の効果が確認された。梯子型水素化ポリシロキサンまたはポーラス梯子型水素化ポリシロキサンであることが好ましい。また効果としては水素化ポリシロキサンよりも少ないがCVD法で形成した水素化オルガノポリシロキサン、即ち、 Si-H 結合と Si-CH_3 結合をともにもっている絶縁膜（この結合はFTIRスペクトルなどで確認できる）でもよい。たとえば商品名であれば、Black Diamond(商標名)、Coral(商標名)、Aurora(商標名)などでも同様な結果が得られる。塗布法で形成したMHSQなどでも同様な結果が得られた。上記効果の程度の差は、 Si-CH_3 結合のHが Si-H 結合のHよりも解離し難いことに基因すると考えられる。即ち、 Si-H 結合を多く有する絶縁膜材料を使用するほど水素吸蔵抑制層を介在させる効果は大きく認められた。

【0063】

本発明によれば、配線およびバリアメタル膜との良好な密着性を有する Si-H 結合を有する低誘電率層間絶縁膜と好ましい組成のシリコン炭化窒化膜の組合せにより本発明の第1から第3の実施形態の9層配線構造の多層配線構造を10ヶ月かけて製造しても配線間容量が増加することはなかった。また、ビア抵抗が上昇することがなく、かつ膜剥がれも発生せずに製造できた。

【図面の簡単な説明】

【0064】

【図1】本発明の第1の実施の形態にかかる半導体装置を示す図である。

【図2】本発明の第2の実施の形態にかかる半導体装置を示す図である。

【図3】本発明の第3の実施の形態にかかる半導体装置を示す図である。

【図4】本発明の第1の実施の形態にかかる半導体装置の製造工程を示す図である。

【図5】本発明の第1の実施の形態にかかる半導体装置の製造工程を示す図である。

【図6】本発明の第1の実施の形態にかかる半導体装置の製造工程を示す図である。

【図7】本発明の第1の実施の形態にかかる半導体装置の製造工程を示す図である。

【図8】本発明の第1の実施の形態でのシリコン炭化窒化膜の窒素濃度と配線間容量との関係を示す図である。

【図9】シリコン炭化窒化膜の窒素濃度と比誘電率との関係を示す図である。

【図10】シリコン炭化窒化膜の窒素濃度と本発明の第3の実施の形態でのビア抵抗との関係を示す図である。

【図11】 SiO_2 膜/PSG膜のPCT前後のFTIRスペクトルを示す図である。

【図12】 SiC 膜/PSG膜のPCT前後のFTIRスペクトルを示す図である。

【図13】シリコン炭化窒化膜/PSG膜のPCT前後のFTIRスペクトルを示す図である。

【図14】従来の実施の形態にかかる半導体装置を示す図である。

【図15】従来の実施の形態にかかる半導体装置の製造工程を示す図である。

【図16】従来の実施の形態にかかる半導体装置の製造工程を示す図である。

【図17】従来の実施の形態にかかる半導体装置の製造工程を示す図である。

【図18】従来の実施の形態にかかる半導体装置の製造工程を示す図である。

【符号の説明】


【0065】

101・・・下地絶縁膜


102, 108, 114, 120, 202, 208, 213, 219, 302, 308, 311, 317, 402, 410, 418, 426・・・シリコン炭化窒化膜

103, 109, 115, 203, 214, 303, 309, 312, 403, 411,
419 . . . L-Ox 膜
104, 110, 116, 121, 125, 204, 209, 215, 304, 310,
313, 404, 412, 420, 504, 509, 514, 604, 612, 620 .
. . SiO₂ 膜
105, 111, 117, 205, 210, 216, 305, 314, 407, 415,
423 . . . TaN 膜
106, 112, 118, 206, 211, 217, 306, 315, 408, 416,
424 . . . Ta 膜
107, 113, 119, 207, 211, 218, 307, 316, 409, 417,
425, 506, 511, 516, 609, 617, 624 . . . Cu 膜
122, 124 . . . TiN 膜
123 . . . Al-Cu 膜
126 . . . SiON 膜
502, 507, 512, 517, 602, 609, 616, 623 . . . バリア絶縁膜
503, 508, 513, 603, 611, 619 . . . 低誘電率膜
505, 510, 515, 607, 615, 623 . . . バリアメタル膜


【書類名】 図面
【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】




【図 7】




【図 8】




【図 9】




【図 10】




【図 11】




【図 12】




【図 13】




【図 14】




【図 15】




【図 16】



【図 17】



【図 18】



【書類名】 要約書

【要約】

【課題】 S i - H 結合をもつ層間膜または C u 配線上に吸湿ブロック耐性がない膜がある場合、吸湿により、配線間容量またはビア抵抗が上昇する。

【解決手段】 S i - H 結合を有する絶縁膜および C u 配線上にシリコン炭化窒化膜が被覆形成されている。シリコン炭化窒化膜が吸湿ブロックの役割をして下層の絶縁膜および C u 膜の吸湿に伴う劣化を防止する。特にシリコン炭化窒化膜中の窒素濃度が 1 0 a t m % 以上 3 5 a t m % 未満であるとき極めて効果が大い。

【選択図】 図 1

認定・付加情報

| | |
|---------|--------------------------|
| 特許出願の番号 | 特願 2 0 0 3 - 4 2 0 8 3 8 |
| 受付番号 | 5 0 3 0 2 0 8 5 3 1 6 |
| 書類名 | 特許願 |
| 担当官 | 第五担当上席 0 0 9 4 |
| 作成日 | 平成 1 5 年 1 2 月 2 4 日 |

< 認定情報・付加情報 >

| | |
|-------|-------------|
| 【提出日】 | 平成15年12月18日 |
|-------|-------------|

特願 2 0 0 3 - 4 2 0 8 3 8

出 願 人 履 歴 情 報

識別番号 [3 0 2 0 6 2 9 3 1]

| | |
|----------|--------------------------|
| 1. 変更年月日 | 2 0 0 2 年 1 1 月 1 日 |
| [変更理由] | 新規登録 |
| 住 所 | 神奈川県川崎市中原区下沼部 1 7 5 3 番地 |
| 氏 名 | N E C エレクトロニクス株式会社 |